Триггеры в интегральном исполнении

1. Цель работы

Целью работы является исследование особенностей работы универсальных триггеров в

интегральном исполнении.

2. Основные теоретические положения

2.1. В настоящее время известно большое количество разных типов триггеров,

изготавливаемых в виде интегральных микросхем. Как правило, это универсальные

триггеры, т.е. триггеры, совмещающие в себе функциональные возможности

нескольких более простых видов триггеров (например: RS- и D- триггеров, RS- и

JK- триггеров и т.д.). Так, например, триггер, изображенный на рис.1, сочетает в

себе возможности RS- и D- триггеров.



Рис.1

Запись информации в триггер данного типа производится по входу D. На вход С

подаются импульсы синхронизации. Кроме того, триггер имеет вход установки “0” (R

- вход) и вход установки “1” (S - вход).

2.2. Для управления работой триггера могут использоваться управляющие сигналы

различных уровней. Так, вышеуказанный триггер (рис.1) срабатывает при подаче на

входы S и R сигналов логической “1” (прямые входы). При управлении сигналом

логического нуля “0” вводится специальное обозначение вывода или входа микросхем