Лабораторная работа №2 по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий

Состав работы

material.view.file_icon
material.view.file_icon
material.view.file_icon
material.view.file_icon cnt_en_testbanch.sv
material.view.file_icon counter_enb1.sv
material.view.file_icon trigger_x.sv
material.view.file_icon wave.do
material.view.file_icon Отчет_ЛР2.docx

Необходимые программы

Работа представляет собой zip архив с файлами (распаковать онлайн), которые открываются в программах:
  • Microsoft Word

Описание

Лабораторная работа №2
"Разработка и отладка параметризованного модуля двоичного счетчика с разрешением счета"

Цель работы:
Изучение основных этапов проектирования и тестирования модуля в ModelSim на примере двоичного счетчика с разрешением счета и изменяемой разрядностью.

Задание:
1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog.
2) Создать по техническому заданию стандартный модуль счетчика module counter_enb1 с настраиваемым параметром, сделать листинг модуля проекта, подготовить соответствующий файл.
Техническое задание:
parameter N - разрядность счетчика;
Входы:
clk – тактовый вход;
reset – сброс;
enable – разрешение счета Выход:
N – разрядная шина значения счетчика.
Логика работы счетчика.
По переднему фронту тактового импульса, если reset = 1, обнуляем счетчик, иначе если enable = 1, увеличиваем значение счетчика на 1.

3) Изучить программу тестирования счетчика в ModelSim, листинг module cnt_en_testbanch и подготовить соответствующий файл.
4) Выполнить симуляцию в ModelSim для 8 разрядного счетчика.

Выполнение лабораторной работы
1) Коды программы
2) Эпюры, полученные вследствие симуляции и тестирования
3) Выводы

Дополнительная информация

Зачет.
2025 год.
Мелентьев О.Г.
Лабораторные работы №1-2 по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий
Лабораторная работа №1 «Разработка модуля комбинационной логики» Цель работы: Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Составить таблицу истинности для заданных логических выражений: Y0=¯A; Y1=A⋁B; Y2=A∙B 3) Создать схему комбинационной логики в System Verilog. 4) Провести симуляцию для проверки корректности созданной сх
User Roma967 : 5 октября 2025
1600 руб.
promo
Лабораторные работы №1-2 по дисциплине: «Прототипирование телекоммуникационных систем». Вариант общий
Лабораторная работа №1 По дисциплине: «Прототипирование телекоммуникационных систем» «Разработка модуля комбинационной логики» Цель работы: Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию. Лабораторная работа №2 По дисциплине: «Прототипирование телекоммуникационных систем» «Разработка и отладка параметризованного модуля двоичного счетчика с разрешением счета» Цель работы: Изучение основных этапов проектирования и тестирования
User teacher-sib : 3 мая 2025
2000 руб.
promo
Контрольная работа по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий
Контрольная работа «Реализация сдвиговых регистров с последовательным и параллельным входами» Цель работы: Реализация и тестирование параметризованных модулей сдвиговых регистров с последовательным и параллельным входами. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Создать по техническому заданию стандартный модуль сдвигового регистра с последовательным входом и параллельным выходом, сделать листинг модуля проекта, подготовить соответству
User Roma967 : 5 октября 2025
1500 руб.
Контрольная работа по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий promo
Контрольная работа По дисциплине: «Прототипирование телекоммуникационных систем». Вариант общий
Цель работы: Реализация и тестирование параметризованных модулей сдвиговых регистров с последовательным и параллельным входами. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Создать по техническому заданию стандартный модуль сдвигового регистра с последовательным входом и параллельным выходом, сделать листинг модуля проекта, подготовить соответствующий файл.
User teacher-sib : 3 мая 2025
2000 руб.
promo
Лабораторная работа №1 по дисциплине: Прототипирование телекоммуникационных систем. Общий вариант
Лабораторная работа №1 "Разработка модуля комбинационной логики" Цель работы: Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Составить таблицу истинности для заданных логических выражений: Y0=¯A; Y1=A⋁B; Y2=A∙B 3) Создать схему комбинационной логики в System Verilog. 4) Провести симуляцию для проверки корректности созданной сх
User xtrail : 16 ноября 2025
400 руб.
promo
Зачетная работа по дисциплине: Прототипирование телекоммуникационных систем. Билет №3
Билет №3 1. Типы данных в языке SystemVerilog. Их различия и применение. 2. Поясните для чего и как используются регистры в языке SystemVerilog. 3. Создайте модуль регистра задержки (задержку задать в виде параметра) с последовательным входом и последовательным выходом, модуль тестового окружения для проверки в среде Model Sim.
700 руб.
promo
Зачетная работа по дисциплине: Прототипирование телекоммуникационных систем. Билет №5
Билет №5 1. Основные этапы симуляции проекта в ModelSim. 2. Регистры с сигналом разрешения. Примеры использования. 3. Создайте модуль регистра с последовательным входом и параллельным выходом, модуль тестового окружения для проверки в среде Model Sim.
700 руб.
promo
Зачетная работа по дисциплине: Прототипирование телекоммуникационных систем. Билет №4
Билет №4 1. Основные этапы разработки проекта и программное обеспечение для проектирования. 2. Операции конкатенации и репликации. Их применение. 3. Создайте модуль регистра с параллельным входом и последовательным выходом, модуль тестового окружения для проверки в среде Model Sim.
700 руб.
promo
Чертеж реактор поликонденсации СКУ-Чертеж-Машины и аппараты нефтехимических производств-Курсовая работа-Дипломная работа
Чертеж реактор поликонденсации СКУ-(Формат Компас-CDW, Autocad-DWG, Adobe-PDF, Picture-Jpeg)-Чертеж-Машины и аппараты нефтехимических производств-Курсовая работа-Дипломная работа
368 руб.
Чертеж реактор поликонденсации СКУ-Чертеж-Машины и аппараты нефтехимических производств-Курсовая работа-Дипломная работа
Контрольная работа по дисциплине: Производственный менеджмент. Вариант №01
ТЕХНИЧЕСКОЕ ЗАДАНИЕ Исходными данными для проектирования участка первичной сети являются: • количество оконечных каналов в сетевой станции и сетевом узле; • протяженность участка. Таблица 1 Номер варианта Количество оконечных каналов, шт. Расстояние, км СС СУ 01 1380 120 200 В процессе выполнения контрольной работы необходимо решить следующие вопросы: 1. Для заданного количества каналов на проектной стадии выбрать наиболее эффективный вариант организации связи по показателям сравнительной
User gerts : 6 мая 2016
299 руб.
Лабораторная работа №4. Основы визуального программирования. 5 семестр. 21 вариант
Дисциплина: «Основы визуального программирования» Тема: Базы данных. Вариант: 21 ЗАДАНИЕ 1 1. Создание таблиц.
User oksana : 28 июля 2015
150 руб.
Микропроцессоры
ОГЛАВЛЕНИЕ ВВЕДЕНИЕ 3 1.КЛАССИФИКАЦИЯ МИКРОПРОЦЕССОРОВ 6 2. АРХИТЕКТУРА МИКРОПРОЦЕССОРА 14 2.1Основные характеристики микропроцессора 14 2.2 Структура типового микропроцессора 15 3. АРХИТЕКТУРА МИКРОПРОЦЕССОРА 17 3.1Логическая структура микропроцессора 17 4. УСТРОЙСТВО УПРАВЛЕНИЯ 20 5. ОСОБЕННОСТИ ПРОГРАММНОГО И МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ 21 6. СИСТЕМА КОМАНД 23 7. РЕЖИМЫ АДРЕСАЦИИ 28 8. ТИПЫ АРХИТЕКТУР 28 ЗАКЛЮЧЕНИЕ 33 ЛИТЕРАТУРА 34
User Butterzzz : 9 декабря 2012
200 руб.
up Наверх