Контрольная работа по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий

Состав работы

material.view.file_icon
material.view.file_icon
material.view.file_icon KR.cr.mti
material.view.file_icon KR.mpf
material.view.file_icon piso_reg.sv
material.view.file_icon regs_testbench.sv
material.view.file_icon sipo_reg.sv
material.view.file_icon transcript
material.view.file_icon trigger_x.sv
material.view.file_icon vsim.wlf
material.view.file_icon
material.view.file_icon _info
material.view.file_icon _lib.qdb
material.view.file_icon _lib1_0.qdb
material.view.file_icon _lib1_0.qpg
material.view.file_icon _lib1_0.qtl
material.view.file_icon _vmake
material.view.file_icon Отчет_КР.docx

Необходимые программы

Работа представляет собой zip архив с файлами (распаковать онлайн), которые открываются в программах:
  • Microsoft Word

Описание

Контрольная работа
«Реализация сдвиговых регистров с последовательным и параллельным входами»

Цель работы:
Реализация и тестирование параметризованных модулей сдвиговых регистров с последовательным и параллельным входами.

Задание:
1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog.
2) Создать по техническому заданию стандартный модуль сдвигового регистра с последовательным входом и параллельным выходом, сделать листинг модуля проекта, подготовить соответствующий файл.
Техническое задание:
parameter М – разрядность регистра;
Входы:
clk – тактовый вход;
reset – сигнал синхронного сброса ячеек регистра;
bit_in – последовательный вход в старший разряд;
shift – сигнал записи в старший разряд входного бита со сдвигом содержимого в сторону младшего разряда. Выход:
byte_out – М разрядная шина значения регистра
Логика работы регистра
По переднему фронту тактового импульса если reset = 1 регистр обнуляется, иначе если shift = 1 производим сдвиг и записываем вход в старший разряд.

3) Создать по техническому заданию стандартный модуль сдвигового регистра с параллельным входом и последовательным выходом из младшего разряда, создать листинг модуля проекта, подготовить соответствующий файл.
Техническое задание:
parameter М – разрядность регистра;
Входы:
clk - тактовый вход;
reset – сигнал синхронного сброса ячеек регистра;
bus_in – входная М разрядная шина;
set – сигнал записи в регистр;
shift – сигнал сдвига содержимого регистра в сторону младшего разряда. Выход:
bit_out – последовательный выход
Логика работы регистра
По переднему фронту тактового импульса если reset = 1 регистр обнуляется, иначе если set = 1, пишем в регистр из входной шины,
если shift = 1 пишем в старший разряд единицу и сдвигаем содержимое регистра в сторону младшего разряда.

4) Создать модуль тестового окружения для верификации сразу двух регистров в соответствии с заданной структурой.
5) Изучить программу тестирования счетчика в ModelSim, листинг module cnt_en_testbanch и подготовить соответствующий файл.
6) Выполнить симуляцию в ModelSim для 8 разрядного счетчика.


Выполнение контрольной работы:
Коды программ
Эпюры, полученные вследствие симуляции и тестирования
Вывод

Вместе с отчетом, прилагаются все файлы программы.


********************
Зачет без замечаний!
Год сдачи: 2025 г.
Преподаватель: Мелентьев О.Г.
Помогу с другим вариантом.

Выполняю работы на заказ по различным дисциплинам.
E-mail: LRV967@ya.ru
********************
Контрольная работа По дисциплине: «Прототипирование телекоммуникационных систем». Вариант общий
Цель работы: Реализация и тестирование параметризованных модулей сдвиговых регистров с последовательным и параллельным входами. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Создать по техническому заданию стандартный модуль сдвигового регистра с последовательным входом и параллельным выходом, сделать листинг модуля проекта, подготовить соответствующий файл.
User teacher-sib : 3 мая 2025
2000 руб.
promo
Лабораторная работа №2 по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий
Лабораторная работа №2 "Разработка и отладка параметризованного модуля двоичного счетчика с разрешением счета" Цель работы: Изучение основных этапов проектирования и тестирования модуля в ModelSim на примере двоичного счетчика с разрешением счета и изменяемой разрядностью. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Создать по техническому заданию стандартный модуль счетчика module counter_enb1 с настраиваемым параметром, сделать листинг
User xtrail : 16 ноября 2025
400 руб.
promo
Лабораторные работы №1-2 по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий
Лабораторная работа №1 «Разработка модуля комбинационной логики» Цель работы: Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Составить таблицу истинности для заданных логических выражений: Y0=¯A; Y1=A⋁B; Y2=A∙B 3) Создать схему комбинационной логики в System Verilog. 4) Провести симуляцию для проверки корректности созданной сх
User Roma967 : 5 октября 2025
1600 руб.
promo
Лабораторные работы №1-2 по дисциплине: «Прототипирование телекоммуникационных систем». Вариант общий
Лабораторная работа №1 По дисциплине: «Прототипирование телекоммуникационных систем» «Разработка модуля комбинационной логики» Цель работы: Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию. Лабораторная работа №2 По дисциплине: «Прототипирование телекоммуникационных систем» «Разработка и отладка параметризованного модуля двоичного счетчика с разрешением счета» Цель работы: Изучение основных этапов проектирования и тестирования
User teacher-sib : 3 мая 2025
2000 руб.
promo
Лабораторная работа №1 по дисциплине: Прототипирование телекоммуникационных систем. Общий вариант
Лабораторная работа №1 "Разработка модуля комбинационной логики" Цель работы: Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Составить таблицу истинности для заданных логических выражений: Y0=¯A; Y1=A⋁B; Y2=A∙B 3) Создать схему комбинационной логики в System Verilog. 4) Провести симуляцию для проверки корректности созданной сх
User xtrail : 16 ноября 2025
400 руб.
promo
Контрольная работа по дисциплине: Социология и право. Вариант общий
Тема (модуль: Право): "Общая характеристика Трудового права" Содержание Введение 3 1. Понятие, методы трудового права 4 2. Принципы и функции трудового права 6 3. Система трудового права 9 4. Источники трудового права 12 Заключение 16 Список использованных источников 17
User xtrail : 1 января 2025
300 руб.
Контрольная работа по дисциплине: Персональный менеджмент. Вариант общий
Задание 1 Цель работы по заданию 1 – отразить результаты самоанализу своей деятельности, целеполаганию и формированию плана профессиональной карьеры. Примерная структура работы по заданию 1 включает: 1. Мои профессиональные цели (с временным горизонтом их достижения – например, «в ближайшие пять лет», «через три года», «за один месяц» и т.п.). 2. Ситуация на рынке труда. Обзор требований работодателей к соискателям по выбранной мной специальности (профессии). Самоанализ (степень соответствия мо
User holm4enko87 : 10 ноября 2024
100 руб.
promo
Контрольная работа по дисциплине: Интернет-технологии. Вариант общий
Задание контрольной работы Используя описанные команды создайте стиль следующего вида: Для команды <BODY> задайте • пустое поле сверху и снизу во всем документе • пустое поле слева ‒ 5em; пустое поле справа ‒ 2em • цвет фона ‒ светло-серый, цвет текста ‒ черный. Установите в данном тексте цвет непосещенноых гиперссылок ‒ коричневый, посещенных ‒ зеленый, стиль шрифта ‒ Arial. Абзацы: на белом фоне. У первого абзаца ‒ вертикальная одинарная красная черта слева; у второго абзаца ‒ верт
User xtrail : 22 июля 2024
400 руб.
Контрольная работа по дисциплине: Интернет-технологии. Вариант общий promo
Математические основы цифровой обработки сигнала.Экзамен.Билет№1
БИЛЕТ No1 1. Области применения цифровой обработки сигналов. Преимущества и недостатки. 2. Математическое описание цифровых сигналов единичный отсчет, единичная последовательность (с приведением времен-ных диаграмм исходных и сдвинутых отсчетов). 3. На вход нерекурсивного цифрового фильтра с импульсной ха-рактеристикой {hk} = (1, 1,5, -1) поступает последовательность отсчетов {xk} = (3, 1, 2). Найти последовательность отсчетов на выходе фильтра {yk}. Построить графики {xk} и {yk}, расположи
User 133124NK : 30 октября 2012
200 руб.
Теория электрических цепей (часть 2) Экзамен Билет №52
44. Какие наиболее важные параметры магнитномягких материалов? Почему? 53. Как ведет себя диамагнетик в неоднородном магнитном поле? Почему?
User Diawol : 31 января 2020
20 руб.
Теплотехника Часть 1 Термодинамика Задача 19 Вариант 8
В дроссельном клапане парового двигателя водяной пар с начальными параметрами и дросселируется до давления , а затем адиабатно расширяется в цилиндре двигателя до давления . Определить потерю располагаемой работы пара вследствие дросселирования. Решение задачи проиллюстрировать в is — диаграмме.
User Z24 : 11 октября 2025
180 руб.
Теплотехника Часть 1 Термодинамика Задача 19 Вариант 8
Лабораторная работа № 1 по дисциплине: Теория электрических цепей. Вариант 7
Лабораторная работа No 1 «Исследование реактивных двухполюсников» 1. Цель работы: Исследование зависимости входного сопротивления реактивного двухполюсника от частоты. 2. Подготовка к выполнению работы При подготовке к работе необходимо изучить теорию реактивных двухполюсников, методы их анализа и синтеза (см. раздел «Теория» параграфы 4.5 и 16.6). 3. Теоретическое исследование 3.1. Исследовать работу схемы реактивного двухполюсника, реализованного по 1-й форме Фостера (рисунок 1.1, а).
User SibGUTI2 : 6 января 2023
250 руб.
Лабораторная работа № 1 по дисциплине: Теория электрических цепей. Вариант 7
up Наверх