Контрольная работа по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий

Состав работы

material.view.file_icon
material.view.file_icon
material.view.file_icon KR.cr.mti
material.view.file_icon KR.mpf
material.view.file_icon piso_reg.sv
material.view.file_icon regs_testbench.sv
material.view.file_icon sipo_reg.sv
material.view.file_icon transcript
material.view.file_icon trigger_x.sv
material.view.file_icon vsim.wlf
material.view.file_icon
material.view.file_icon _info
material.view.file_icon _lib.qdb
material.view.file_icon _lib1_0.qdb
material.view.file_icon _lib1_0.qpg
material.view.file_icon _lib1_0.qtl
material.view.file_icon _vmake
material.view.file_icon Отчет_КР.docx
Работа представляет собой zip архив с файлами (распаковать онлайн), которые открываются в программах:
  • Microsoft Word

Описание

Контрольная работа
«Реализация сдвиговых регистров с последовательным и параллельным входами»

Цель работы:
Реализация и тестирование параметризованных модулей сдвиговых регистров с последовательным и параллельным входами.

Задание:
1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog.
2) Создать по техническому заданию стандартный модуль сдвигового регистра с последовательным входом и параллельным выходом, сделать листинг модуля проекта, подготовить соответствующий файл.
Техническое задание:
parameter М – разрядность регистра;
Входы:
clk – тактовый вход;
reset – сигнал синхронного сброса ячеек регистра;
bit_in – последовательный вход в старший разряд;
shift – сигнал записи в старший разряд входного бита со сдвигом содержимого в сторону младшего разряда. Выход:
byte_out – М разрядная шина значения регистра
Логика работы регистра
По переднему фронту тактового импульса если reset = 1 регистр обнуляется, иначе если shift = 1 производим сдвиг и записываем вход в старший разряд.

3) Создать по техническому заданию стандартный модуль сдвигового регистра с параллельным входом и последовательным выходом из младшего разряда, создать листинг модуля проекта, подготовить соответствующий файл.
Техническое задание:
parameter М – разрядность регистра;
Входы:
clk - тактовый вход;
reset – сигнал синхронного сброса ячеек регистра;
bus_in – входная М разрядная шина;
set – сигнал записи в регистр;
shift – сигнал сдвига содержимого регистра в сторону младшего разряда. Выход:
bit_out – последовательный выход
Логика работы регистра
По переднему фронту тактового импульса если reset = 1 регистр обнуляется, иначе если set = 1, пишем в регистр из входной шины,
если shift = 1 пишем в старший разряд единицу и сдвигаем содержимое регистра в сторону младшего разряда.

4) Создать модуль тестового окружения для верификации сразу двух регистров в соответствии с заданной структурой.
5) Изучить программу тестирования счетчика в ModelSim, листинг module cnt_en_testbanch и подготовить соответствующий файл.
6) Выполнить симуляцию в ModelSim для 8 разрядного счетчика.


Выполнение контрольной работы:
Коды программ
Эпюры, полученные вследствие симуляции и тестирования
Вывод

Вместе с отчетом, прилагаются все файлы программы.


********************
Зачет без замечаний!
Год сдачи: 2025 г.
Преподаватель: Мелентьев О.Г.
Помогу с другим вариантом.

Выполняю работы на заказ по различным дисциплинам.
E-mail: LRV967@ya.ru
********************
Контрольная работа По дисциплине: «Прототипирование телекоммуникационных систем». Вариант общий
Цель работы: Реализация и тестирование параметризованных модулей сдвиговых регистров с последовательным и параллельным входами. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Создать по техническому заданию стандартный модуль сдвигового регистра с последовательным входом и параллельным выходом, сделать листинг модуля проекта, подготовить соответствующий файл.
User teacher-sib : 3 мая 2025
2000 руб.
promo
Лабораторная работа №2 по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий
Лабораторная работа №2 "Разработка и отладка параметризованного модуля двоичного счетчика с разрешением счета" Цель работы: Изучение основных этапов проектирования и тестирования модуля в ModelSim на примере двоичного счетчика с разрешением счета и изменяемой разрядностью. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Создать по техническому заданию стандартный модуль счетчика module counter_enb1 с настраиваемым параметром, сделать листинг
User xtrail : 16 ноября 2025
400 руб.
promo
Лабораторные работы №1-2 по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий
Лабораторная работа №1 «Разработка модуля комбинационной логики» Цель работы: Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Составить таблицу истинности для заданных логических выражений: Y0=¯A; Y1=A⋁B; Y2=A∙B 3) Создать схему комбинационной логики в System Verilog. 4) Провести симуляцию для проверки корректности созданной сх
User Roma967 : 5 октября 2025
1600 руб.
promo
Лабораторные работы №1-2 по дисциплине: «Прототипирование телекоммуникационных систем». Вариант общий
Лабораторная работа №1 По дисциплине: «Прототипирование телекоммуникационных систем» «Разработка модуля комбинационной логики» Цель работы: Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию. Лабораторная работа №2 По дисциплине: «Прототипирование телекоммуникационных систем» «Разработка и отладка параметризованного модуля двоичного счетчика с разрешением счета» Цель работы: Изучение основных этапов проектирования и тестирования
User teacher-sib : 3 мая 2025
2000 руб.
promo
Лабораторная работа №1 по дисциплине: Прототипирование телекоммуникационных систем. Общий вариант
Лабораторная работа №1 "Разработка модуля комбинационной логики" Цель работы: Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Составить таблицу истинности для заданных логических выражений: Y0=¯A; Y1=A⋁B; Y2=A∙B 3) Создать схему комбинационной логики в System Verilog. 4) Провести симуляцию для проверки корректности созданной сх
User xtrail : 16 ноября 2025
400 руб.
promo
Контрольная работа по дисциплине: Социология и право. Вариант общий
Тема (модуль: Право): "Общая характеристика Трудового права" Содержание Введение 3 1. Понятие, методы трудового права 4 2. Принципы и функции трудового права 6 3. Система трудового права 9 4. Источники трудового права 12 Заключение 16 Список использованных источников 17
User xtrail : 1 января 2025
300 руб.
Контрольная работа по дисциплине: Персональный менеджмент. Вариант общий
Задание 1 Цель работы по заданию 1 – отразить результаты самоанализу своей деятельности, целеполаганию и формированию плана профессиональной карьеры. Примерная структура работы по заданию 1 включает: 1. Мои профессиональные цели (с временным горизонтом их достижения – например, «в ближайшие пять лет», «через три года», «за один месяц» и т.п.). 2. Ситуация на рынке труда. Обзор требований работодателей к соискателям по выбранной мной специальности (профессии). Самоанализ (степень соответствия мо
User holm4enko87 : 10 ноября 2024
100 руб.
promo
Контрольная работа по дисциплине: Интернет-технологии. Вариант общий
Задание контрольной работы Используя описанные команды создайте стиль следующего вида: Для команды <BODY> задайте • пустое поле сверху и снизу во всем документе • пустое поле слева ‒ 5em; пустое поле справа ‒ 2em • цвет фона ‒ светло-серый, цвет текста ‒ черный. Установите в данном тексте цвет непосещенноых гиперссылок ‒ коричневый, посещенных ‒ зеленый, стиль шрифта ‒ Arial. Абзацы: на белом фоне. У первого абзаца ‒ вертикальная одинарная красная черта слева; у второго абзаца ‒ верт
User xtrail : 22 июля 2024
400 руб.
Контрольная работа по дисциплине: Интернет-технологии. Вариант общий promo
Курсовая работа по дисциплине: Теория электрической связи. 4-й семестр. 6-й вариант
1.0. Оглавление 1.1. Введение. 1.2. Задание. 1.3. Исходные данные. 1.3.1. Структурная схема системы связи. 1.3.2. Структурная схема приемника. 1.3.3. Принятие решения приемником по одному отсчету. 1.3.4. Вероятность ошибки на выходе приемника. 1.3.5. Выигрыш в отношении сигнал/шум при применении оптимального приемника. 1.3.6. Максимально возможная помехоустойчивость при заданном виде сигнала. 1.3.7. Принятие решения приемником по трем независимым отсчетам. 1.3.8. Вероятность ошибки при использов
User DonTepo : 11 июня 2012
80 руб.
Курсовая работа по дисциплине: Теория электрической связи. 4-й семестр. 6-й вариант
Криминология - КРЛ
Задание 1. Криминология это наука 1. Юридическая 2. Общеисторическая 3. Общетеоретическая 4. Прикладная Задание 2. Что изучает криминология 1. Преступников 2. Жертвы преступления 3. Механизмы преступного поведения 4. Личность лиц совершивших преступления Задание 3. Криминология способствует 1. Повышению уровня преступности 2. Определению уголовной политики в стране 3. Возникновению криминалистики 4. Своевременной реализации нормотворческой деятельности Задание 4. Аналитическая задача криминологи
User тантал : 19 июля 2013
100 руб.
Программирование (часть 1). Лабораторные работы №№1-5. Контрольная работа. Зачетная работа Вариант 10
Лабораторная работа 1 Задание: Разработать программу для вычисления: 1) значения заданного арифметического выражения (см. вариант по таблице 1); 2) значения заданной функции (см. вариант по таблице 2); и вывода на экран полученных результатов. Значения исходных данных выбираются произвольно. Ввод исходных данных организовать любым известным вам способом (использовать не менее двух способов). Лабораторная работа 2 Задание: Написать программу для вычисления заданного выражения и вывода на экран
User Bodibilder : 19 марта 2019
185 руб.
Вариант 18. Вилка штепсельная
Возможные программы для открытия данных файлов: WinRAR (для распаковки архива *.zip или *.rar) КОМПАС 3D не ниже 16 версии для открытия файлов *.cdw, *.m3d, *.a3d, *.spw Любая программа для просмотра ПДФ для открытия ПДФ файлов. Пьянкова Ж.А. Компьютерная графика. Построение трехмерных сборочных единиц в системе КОМПАС 3D. Вариант 18. Вилка штепсельная Вилка штепсельная – часть штепсельного соединения, которое состоит из штепсельной розетки, укрепленной неподвижно, и штепсельной вилки, соеди
150 руб.
Вариант 18. Вилка штепсельная
up Наверх