Контрольная работа по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий

Состав работы

material.view.file_icon
material.view.file_icon
material.view.file_icon KR.cr.mti
material.view.file_icon KR.mpf
material.view.file_icon piso_reg.sv
material.view.file_icon regs_testbench.sv
material.view.file_icon sipo_reg.sv
material.view.file_icon transcript
material.view.file_icon trigger_x.sv
material.view.file_icon vsim.wlf
material.view.file_icon
material.view.file_icon _info
material.view.file_icon _lib.qdb
material.view.file_icon _lib1_0.qdb
material.view.file_icon _lib1_0.qpg
material.view.file_icon _lib1_0.qtl
material.view.file_icon _vmake
material.view.file_icon Отчет_КР.docx

Необходимые программы

Работа представляет собой zip архив с файлами (распаковать онлайн), которые открываются в программах:
  • Microsoft Word

Описание

Контрольная работа
«Реализация сдвиговых регистров с последовательным и параллельным входами»

Цель работы:
Реализация и тестирование параметризованных модулей сдвиговых регистров с последовательным и параллельным входами.

Задание:
1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog.
2) Создать по техническому заданию стандартный модуль сдвигового регистра с последовательным входом и параллельным выходом, сделать листинг модуля проекта, подготовить соответствующий файл.
Техническое задание:
parameter М – разрядность регистра;
Входы:
clk – тактовый вход;
reset – сигнал синхронного сброса ячеек регистра;
bit_in – последовательный вход в старший разряд;
shift – сигнал записи в старший разряд входного бита со сдвигом содержимого в сторону младшего разряда. Выход:
byte_out – М разрядная шина значения регистра
Логика работы регистра
По переднему фронту тактового импульса если reset = 1 регистр обнуляется, иначе если shift = 1 производим сдвиг и записываем вход в старший разряд.

3) Создать по техническому заданию стандартный модуль сдвигового регистра с параллельным входом и последовательным выходом из младшего разряда, создать листинг модуля проекта, подготовить соответствующий файл.
Техническое задание:
parameter М – разрядность регистра;
Входы:
clk - тактовый вход;
reset – сигнал синхронного сброса ячеек регистра;
bus_in – входная М разрядная шина;
set – сигнал записи в регистр;
shift – сигнал сдвига содержимого регистра в сторону младшего разряда. Выход:
bit_out – последовательный выход
Логика работы регистра
По переднему фронту тактового импульса если reset = 1 регистр обнуляется, иначе если set = 1, пишем в регистр из входной шины,
если shift = 1 пишем в старший разряд единицу и сдвигаем содержимое регистра в сторону младшего разряда.

4) Создать модуль тестового окружения для верификации сразу двух регистров в соответствии с заданной структурой.
5) Изучить программу тестирования счетчика в ModelSim, листинг module cnt_en_testbanch и подготовить соответствующий файл.
6) Выполнить симуляцию в ModelSim для 8 разрядного счетчика.


Выполнение контрольной работы:
Коды программ
Эпюры, полученные вследствие симуляции и тестирования
Вывод

Вместе с отчетом, прилагаются все файлы программы.


********************
Зачет без замечаний!
Год сдачи: 2025 г.
Преподаватель: Мелентьев О.Г.
Помогу с другим вариантом.

Выполняю работы на заказ по различным дисциплинам.
E-mail: LRV967@ya.ru
********************
Контрольная работа По дисциплине: «Прототипирование телекоммуникационных систем». Вариант общий
Цель работы: Реализация и тестирование параметризованных модулей сдвиговых регистров с последовательным и параллельным входами. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Создать по техническому заданию стандартный модуль сдвигового регистра с последовательным входом и параллельным выходом, сделать листинг модуля проекта, подготовить соответствующий файл.
User teacher-sib : 3 мая 2025
2000 руб.
promo
Лабораторная работа №2 по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий
Лабораторная работа №2 "Разработка и отладка параметризованного модуля двоичного счетчика с разрешением счета" Цель работы: Изучение основных этапов проектирования и тестирования модуля в ModelSim на примере двоичного счетчика с разрешением счета и изменяемой разрядностью. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Создать по техническому заданию стандартный модуль счетчика module counter_enb1 с настраиваемым параметром, сделать листинг
User xtrail : 16 ноября 2025
400 руб.
promo
Лабораторные работы №1-2 по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий
Лабораторная работа №1 «Разработка модуля комбинационной логики» Цель работы: Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Составить таблицу истинности для заданных логических выражений: Y0=¯A; Y1=A⋁B; Y2=A∙B 3) Создать схему комбинационной логики в System Verilog. 4) Провести симуляцию для проверки корректности созданной сх
User Roma967 : 5 октября 2025
1600 руб.
promo
Лабораторные работы №1-2 по дисциплине: «Прототипирование телекоммуникационных систем». Вариант общий
Лабораторная работа №1 По дисциплине: «Прототипирование телекоммуникационных систем» «Разработка модуля комбинационной логики» Цель работы: Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию. Лабораторная работа №2 По дисциплине: «Прототипирование телекоммуникационных систем» «Разработка и отладка параметризованного модуля двоичного счетчика с разрешением счета» Цель работы: Изучение основных этапов проектирования и тестирования
User teacher-sib : 3 мая 2025
2000 руб.
promo
Лабораторная работа №1 по дисциплине: Прототипирование телекоммуникационных систем. Общий вариант
Лабораторная работа №1 "Разработка модуля комбинационной логики" Цель работы: Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Составить таблицу истинности для заданных логических выражений: Y0=¯A; Y1=A⋁B; Y2=A∙B 3) Создать схему комбинационной логики в System Verilog. 4) Провести симуляцию для проверки корректности созданной сх
User xtrail : 16 ноября 2025
400 руб.
promo
Зачетная работа по дисциплине: Прототипирование телекоммуникационных систем. Билет №3
Билет №3 1. Типы данных в языке SystemVerilog. Их различия и применение. 2. Поясните для чего и как используются регистры в языке SystemVerilog. 3. Создайте модуль регистра задержки (задержку задать в виде параметра) с последовательным входом и последовательным выходом, модуль тестового окружения для проверки в среде Model Sim.
700 руб.
promo
Зачетная работа по дисциплине: Прототипирование телекоммуникационных систем. Билет №5
Билет №5 1. Основные этапы симуляции проекта в ModelSim. 2. Регистры с сигналом разрешения. Примеры использования. 3. Создайте модуль регистра с последовательным входом и параллельным выходом, модуль тестового окружения для проверки в среде Model Sim.
700 руб.
promo
Зачетная работа по дисциплине: Прототипирование телекоммуникационных систем. Билет №4
Билет №4 1. Основные этапы разработки проекта и программное обеспечение для проектирования. 2. Операции конкатенации и репликации. Их применение. 3. Создайте модуль регистра с параллельным входом и последовательным выходом, модуль тестового окружения для проверки в среде Model Sim.
700 руб.
promo
Гендерные особенности эмпатии у людей среднего возраста
Введение..........................................................................................................3 Глава 1.Теоретическое исследование гендерных различий эмпатии у людей среднего возраста...........................................................................................5 1.1.Психологическая характеристика среднего возраста...........................5 1.2. Гендерные различия................................................................................8 1.3. Эмпатия……
User alfFRED : 19 октября 2013
10 руб.
Зачётная работа по предмету "Современные телекоммуникационные технологии" (7 семестр))
Билет № 8 1. Асинхронный и синхронный методы формирования каналов. 2. Эталонная модель АТМ. 3. Технология быстрой коммутации пакетов. 1. Асинхронный и синхронный методы формирования каналов. В последнее время прогресс в области повышения пропускной способности каналов в заметной мере связан с развитием технологии передачи цифровых данных. Здесь нужно решить проблемы синхронизации, эффективного кодирования и надежной передачи. Чем шире импульс, тем большую энергию он несет, тем луч
User Богарт : 11 октября 2011
199 руб.
Психология карьеры для женщин
Глава 1. Карьера в жизни женщины Психологический портрет деловой женщины Самоуважение как один из факторов построения успешной карьеры Типология "карьеристов" и "карьеристок" Виды карьер Этапы профессиональной деятельности Женщины и мужчины: гендерные различия в принятии решений Глава 2. Выбор карьеры для женщины Устройство на работу Аспекты начального этапа профессиональной деятельности Карьерный рост или смена работы? Моббинг персонала Глава 3. Секреты женской конкуренции Конкурен
User alfFRED : 12 октября 2013
5 руб.
Информатика. Зачет Вариант №3,13,23 и т.д.
Вопрос 3 Назначение и характеристики центрального процессора. Ответ Процессор (или центральный процессор, ЦП) - это транзисторная микросхема, которая является главным вычислительным и управляющим элементом компьютера.
User lisii : 12 января 2018
20 руб.
up Наверх