Лабораторные работы №1-2 по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий

Состав работы

material.view.file_icon
material.view.file_icon
material.view.file_icon easy_logick.sv
material.view.file_icon Lab1.cr.mti
material.view.file_icon Lab1.mpf
material.view.file_icon test_b.sv
material.view.file_icon transcript
material.view.file_icon vsim.wlf
material.view.file_icon
material.view.file_icon _info
material.view.file_icon _lib.qdb
material.view.file_icon _lib1_1.qdb
material.view.file_icon _lib1_1.qtl
material.view.file_icon _vmake
material.view.file_icon Отчет_ЛР1.docx
material.view.file_icon
material.view.file_icon cnt_en_testbanch.sv
material.view.file_icon counter_enb1.sv
material.view.file_icon LAB2.cr.mti
material.view.file_icon LAB2.mpf
material.view.file_icon transcript
material.view.file_icon trigger_x.sv
material.view.file_icon vsim.wlf
material.view.file_icon
material.view.file_icon _info
material.view.file_icon _lib.qdb
material.view.file_icon _lib1_0.qdb
material.view.file_icon _lib1_0.qpg
material.view.file_icon _lib1_0.qtl
material.view.file_icon _vmake
material.view.file_icon Отчет_ЛР2.docx

Необходимые программы

Работа представляет собой zip архив с файлами (распаковать онлайн), которые открываются в программах:
  • Microsoft Word

Описание

Лабораторная работа №1
«Разработка модуля комбинационной логики»

Цель работы:
Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию.

Задание:
1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog.
2) Составить таблицу истинности для заданных логических выражений:
Y0=¯A; Y1=A⋁B; Y2=A∙B
3) Создать схему комбинационной логики в System Verilog.
4) Провести симуляцию для проверки корректности созданной схемы при выполнении заданных логических выражений.

Выполнение лабораторной работы
1) Таблица истинности
2) Схема комбинационной логики
3) Код программы
4) Эпюры, полученные вследствие симуляции
5) Выводы


Лабораторная работа №2
«Разработка и отладка параметризованного
модуля двоичного счетчика с разрешением счета»

Цель работы:
Изучение основных этапов проектирования и тестирования модуля в ModelSim на примере двоичного счетчика с разрешением счета и изменяемой разрядностью.

Задание:
1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog.
2) Создать по техническому заданию стандартный модуль счетчика module counter_enb1 с настраиваемым параметром, сделать листинг модуля проекта, подготовить соответствующий файл.
Техническое задание:
parameter N - разрядность счетчика;
Входы:
clk – тактовый вход;
reset – сброс;
enable – разрешение счета Выход:
N – разрядная шина значения счетчика.
Логика работы счетчика.
По переднему фронту тактового импульса, если reset = 1, обнуляем счетчик, иначе если enable = 1, увеличиваем значение счетчика на 1.

3) Изучить программу тестирования счетчика в ModelSim, листинг module cnt_en_testbanch и подготовить соответствующий файл.
4) Выполнить симуляцию в ModelSim для 8 разрядного счетчика.

Выполнение лабораторной работы
1) Коды программы
2) Эпюры, полученные вследствие симуляции и тестирования
3) Выводы


Вместе с отчетами, прилагаются все файлы программ.


********************
Зачет без замечаний!
Год сдачи: 2025 г.
Преподаватель: Мелентьев О.Г.
Помогу с другим вариантом.

Выполняю работы на заказ по различным дисциплинам.
E-mail: LRV967@ya.ru
********************
Лабораторные работы №1-2 по дисциплине: «Прототипирование телекоммуникационных систем». Вариант общий
Лабораторная работа №1 По дисциплине: «Прототипирование телекоммуникационных систем» «Разработка модуля комбинационной логики» Цель работы: Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию. Лабораторная работа №2 По дисциплине: «Прототипирование телекоммуникационных систем» «Разработка и отладка параметризованного модуля двоичного счетчика с разрешением счета» Цель работы: Изучение основных этапов проектирования и тестирования
User teacher-sib : 3 мая 2025
2000 руб.
promo
Лабораторная работа №2 по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий
Лабораторная работа №2 "Разработка и отладка параметризованного модуля двоичного счетчика с разрешением счета" Цель работы: Изучение основных этапов проектирования и тестирования модуля в ModelSim на примере двоичного счетчика с разрешением счета и изменяемой разрядностью. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Создать по техническому заданию стандартный модуль счетчика module counter_enb1 с настраиваемым параметром, сделать листинг
User xtrail : 16 ноября 2025
400 руб.
promo
Лабораторная работа №1 по дисциплине: Прототипирование телекоммуникационных систем. Общий вариант
Лабораторная работа №1 "Разработка модуля комбинационной логики" Цель работы: Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Составить таблицу истинности для заданных логических выражений: Y0=¯A; Y1=A⋁B; Y2=A∙B 3) Создать схему комбинационной логики в System Verilog. 4) Провести симуляцию для проверки корректности созданной сх
User xtrail : 16 ноября 2025
400 руб.
promo
Контрольная работа по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий
Контрольная работа «Реализация сдвиговых регистров с последовательным и параллельным входами» Цель работы: Реализация и тестирование параметризованных модулей сдвиговых регистров с последовательным и параллельным входами. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Создать по техническому заданию стандартный модуль сдвигового регистра с последовательным входом и параллельным выходом, сделать листинг модуля проекта, подготовить соответству
User Roma967 : 5 октября 2025
1500 руб.
Контрольная работа по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий
Контрольная работа По дисциплине: «Прототипирование телекоммуникационных систем». Вариант общий
Цель работы: Реализация и тестирование параметризованных модулей сдвиговых регистров с последовательным и параллельным входами. Задание: 1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog. 2) Создать по техническому заданию стандартный модуль сдвигового регистра с последовательным входом и параллельным выходом, сделать листинг модуля проекта, подготовить соответствующий файл.
User teacher-sib : 3 мая 2025
2000 руб.
promo
Зачетная работа по дисциплине: Прототипирование телекоммуникационных систем. Билет №3
Билет №3 1. Типы данных в языке SystemVerilog. Их различия и применение. 2. Поясните для чего и как используются регистры в языке SystemVerilog. 3. Создайте модуль регистра задержки (задержку задать в виде параметра) с последовательным входом и последовательным выходом, модуль тестового окружения для проверки в среде Model Sim.
700 руб.
promo
Зачетная работа по дисциплине: Прототипирование телекоммуникационных систем. Билет №5
Билет №5 1. Основные этапы симуляции проекта в ModelSim. 2. Регистры с сигналом разрешения. Примеры использования. 3. Создайте модуль регистра с последовательным входом и параллельным выходом, модуль тестового окружения для проверки в среде Model Sim.
700 руб.
promo
Зачетная работа по дисциплине: Прототипирование телекоммуникационных систем. Билет №4
Билет №4 1. Основные этапы разработки проекта и программное обеспечение для проектирования. 2. Операции конкатенации и репликации. Их применение. 3. Создайте модуль регистра с параллельным входом и последовательным выходом, модуль тестового окружения для проверки в среде Model Sim.
700 руб.
promo
Теория электрических цепей (часть 2-я). Лабораторная работа №2. Вариант №18.
Лабораторные работы 2 По Теории Электрических Цепей. Вариант 18 Лабораторная работа № 2 Исследование пассивных четырехполюсников 1. Цель работы Экспериментальное исследование свойств пассивных линейных четырехполюсников. 2. Подготовка к выполнению работы При подготовке к работе необходимо усвоить типы четырехполюсников, уравнения передачи в различных формах, параметры-коэффициенты, характеристические параметры, рабочие меры передачи, методы их расчета (глава 12 электронного учебника).
User Mental03 : 7 апреля 2016
Теория электрических цепей (часть 2-я). Лабораторная работа №2. Вариант №18.
Социально-экономическое и политическое развитие Судана в 90-х гг. XX в.
Не будет большим преувеличением сказать, что исламский фундаментализм в Судане представляет собой явление, значение которого начинает, в известной мере, выходить за рамки этого государства. В течение последнего десятилетия во многом благодаря пропагандистским усилиям СМИ отдельных западных стран, а также демонстративно жесткому подходу их правящих кругов к режиму в Судане исламский фундаментализм в этой стране превратился в феномен международной политики. В 90-х годах Судан стал прочно ассоциир
User DocentMark : 13 сентября 2013
Сети электросвязи и методы их защиты (часть 1)
Контрольная работа По дисциплине: Сети электросвязи и методы их защиты (часть 1) Вариант №7 1. Какая организация занималась разработкой технологий канального уровня? 2. Приведите структуру DifServ, опишите характеристики в него устройств.
User arehov : 14 июня 2020
300 руб.
Контрольная работа по дисциплине: представление графической информации. Вариант №3.
Задание. Написать программу конвертор. Для уменьшения количества цветов выбираются наиболее часто встречаемые цвета в исходном изображении. Причем эти цвета не должны быть слишком похожими друг на друга. Для сравнения цветов вычисляются разности между RGB составляющими. Delta=(R1-R2)2 + (G1-G2)2+ (B1-B2)2 Программа должны выводить изображение на экран до и после конвертирования. 3. Преобразовать True Color PCX файл в 16-цветный PCX файл.
User freelancer : 5 сентября 2016
80 руб.
promo
up Наверх