Лабораторные работы №1-2 по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий
Состав работы
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Необходимые программы
Работа представляет собой zip архив с файлами (распаковать онлайн), которые открываются в программах:
- Microsoft Word
Описание
Лабораторная работа №1
«Разработка модуля комбинационной логики»
Цель работы:
Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию.
Задание:
1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog.
2) Составить таблицу истинности для заданных логических выражений:
Y0=¯A; Y1=A⋁B; Y2=A∙B
3) Создать схему комбинационной логики в System Verilog.
4) Провести симуляцию для проверки корректности созданной схемы при выполнении заданных логических выражений.
Выполнение лабораторной работы
1) Таблица истинности
2) Схема комбинационной логики
3) Код программы
4) Эпюры, полученные вследствие симуляции
5) Выводы
Лабораторная работа №2
«Разработка и отладка параметризованного
модуля двоичного счетчика с разрешением счета»
Цель работы:
Изучение основных этапов проектирования и тестирования модуля в ModelSim на примере двоичного счетчика с разрешением счета и изменяемой разрядностью.
Задание:
1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog.
2) Создать по техническому заданию стандартный модуль счетчика module counter_enb1 с настраиваемым параметром, сделать листинг модуля проекта, подготовить соответствующий файл.
Техническое задание:
parameter N - разрядность счетчика;
Входы:
clk – тактовый вход;
reset – сброс;
enable – разрешение счета Выход:
N – разрядная шина значения счетчика.
Логика работы счетчика.
По переднему фронту тактового импульса, если reset = 1, обнуляем счетчик, иначе если enable = 1, увеличиваем значение счетчика на 1.
3) Изучить программу тестирования счетчика в ModelSim, листинг module cnt_en_testbanch и подготовить соответствующий файл.
4) Выполнить симуляцию в ModelSim для 8 разрядного счетчика.
Выполнение лабораторной работы
1) Коды программы
2) Эпюры, полученные вследствие симуляции и тестирования
3) Выводы
Вместе с отчетами, прилагаются все файлы программ.
********************
Зачет без замечаний!
Год сдачи: 2025 г.
Преподаватель: Мелентьев О.Г.
Помогу с другим вариантом.
Выполняю работы на заказ по различным дисциплинам.
E-mail: LRV967@ya.ru
********************
«Разработка модуля комбинационной логики»
Цель работы:
Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию.
Задание:
1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog.
2) Составить таблицу истинности для заданных логических выражений:
Y0=¯A; Y1=A⋁B; Y2=A∙B
3) Создать схему комбинационной логики в System Verilog.
4) Провести симуляцию для проверки корректности созданной схемы при выполнении заданных логических выражений.
Выполнение лабораторной работы
1) Таблица истинности
2) Схема комбинационной логики
3) Код программы
4) Эпюры, полученные вследствие симуляции
5) Выводы
Лабораторная работа №2
«Разработка и отладка параметризованного
модуля двоичного счетчика с разрешением счета»
Цель работы:
Изучение основных этапов проектирования и тестирования модуля в ModelSim на примере двоичного счетчика с разрешением счета и изменяемой разрядностью.
Задание:
1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog.
2) Создать по техническому заданию стандартный модуль счетчика module counter_enb1 с настраиваемым параметром, сделать листинг модуля проекта, подготовить соответствующий файл.
Техническое задание:
parameter N - разрядность счетчика;
Входы:
clk – тактовый вход;
reset – сброс;
enable – разрешение счета Выход:
N – разрядная шина значения счетчика.
Логика работы счетчика.
По переднему фронту тактового импульса, если reset = 1, обнуляем счетчик, иначе если enable = 1, увеличиваем значение счетчика на 1.
3) Изучить программу тестирования счетчика в ModelSim, листинг module cnt_en_testbanch и подготовить соответствующий файл.
4) Выполнить симуляцию в ModelSim для 8 разрядного счетчика.
Выполнение лабораторной работы
1) Коды программы
2) Эпюры, полученные вследствие симуляции и тестирования
3) Выводы
Вместе с отчетами, прилагаются все файлы программ.
********************
Зачет без замечаний!
Год сдачи: 2025 г.
Преподаватель: Мелентьев О.Г.
Помогу с другим вариантом.
Выполняю работы на заказ по различным дисциплинам.
E-mail: LRV967@ya.ru
********************
Похожие материалы
Лабораторные работы №1-2 по дисциплине: «Прототипирование телекоммуникационных систем». Вариант общий
teacher-sib
: 3 мая 2025
Лабораторная работа №1
По дисциплине: «Прототипирование телекоммуникационных систем»
«Разработка модуля комбинационной логики»
Цель работы:
Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию.
Лабораторная работа №2
По дисциплине: «Прототипирование телекоммуникационных систем»
«Разработка и отладка параметризованного
модуля двоичного счетчика с разрешением счета»
Цель работы: Изучение основных этапов проектирования и тестирования
2000 руб.
Лабораторная работа №2 по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий
xtrail
: 16 ноября 2025
Лабораторная работа №2
"Разработка и отладка параметризованного модуля двоичного счетчика с разрешением счета"
Цель работы:
Изучение основных этапов проектирования и тестирования модуля в ModelSim на примере двоичного счетчика с разрешением счета и изменяемой разрядностью.
Задание:
1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog.
2) Создать по техническому заданию стандартный модуль счетчика module counter_enb1 с настраиваемым параметром, сделать листинг
400 руб.
Лабораторная работа №1 по дисциплине: Прототипирование телекоммуникационных систем. Общий вариант
xtrail
: 16 ноября 2025
Лабораторная работа №1
"Разработка модуля комбинационной логики"
Цель работы:
Изучение основных этапов проектирования на примере простейшей комбинационной схемы, включая сборку и компиляцию.
Задание:
1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog.
2) Составить таблицу истинности для заданных логических выражений:
Y0=¯A; Y1=A⋁B; Y2=A∙B
3) Создать схему комбинационной логики в System Verilog.
4) Провести симуляцию для проверки корректности созданной сх
400 руб.
Контрольная работа по дисциплине: Прототипирование телекоммуникационных систем. Вариант общий
Roma967
: 5 октября 2025
Контрольная работа
«Реализация сдвиговых регистров с последовательным и параллельным входами»
Цель работы:
Реализация и тестирование параметризованных модулей сдвиговых регистров с последовательным и параллельным входами.
Задание:
1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog.
2) Создать по техническому заданию стандартный модуль сдвигового регистра с последовательным входом и параллельным выходом, сделать листинг модуля проекта, подготовить соответству
1500 руб.
Контрольная работа По дисциплине: «Прототипирование телекоммуникационных систем». Вариант общий
teacher-sib
: 3 мая 2025
Цель работы: Реализация и тестирование параметризованных модулей сдвиговых регистров с последовательным и параллельным входами.
Задание:
1) Ознакомиться с основными понятиями языка описания аппаратуры System Verilog.
2) Создать по техническому заданию стандартный модуль сдвигового регистра с последовательным входом и параллельным выходом, сделать листинг модуля проекта, подготовить соответствующий файл.
2000 руб.
Зачетная работа по дисциплине: Прототипирование телекоммуникационных систем. Билет №3
Учеба "Под ключ"
: 30 июля 2026
Билет №3
1. Типы данных в языке SystemVerilog. Их различия и применение.
2. Поясните для чего и как используются регистры в языке SystemVerilog.
3. Создайте модуль регистра задержки (задержку задать в виде параметра) с последовательным входом и последовательным выходом, модуль тестового окружения для проверки в среде Model Sim.
700 руб.
Зачетная работа по дисциплине: Прототипирование телекоммуникационных систем. Билет №5
Учеба "Под ключ"
: 30 июля 2026
Билет №5
1. Основные этапы симуляции проекта в ModelSim.
2. Регистры с сигналом разрешения. Примеры использования.
3. Создайте модуль регистра с последовательным входом и параллельным выходом, модуль тестового окружения для проверки в среде Model Sim.
700 руб.
Зачетная работа по дисциплине: Прототипирование телекоммуникационных систем. Билет №4
Учеба "Под ключ"
: 30 июля 2026
Билет №4
1. Основные этапы разработки проекта и программное обеспечение для проектирования.
2. Операции конкатенации и репликации. Их применение.
3. Создайте модуль регистра с параллельным входом и последовательным выходом, модуль тестового окружения для проверки в среде Model Sim.
700 руб.
Другие работы
Чертеж поршневой компрессор
blobrik
: 20 мая 2009
чертёж поршневого компрессора в автокаде, расчёт его характеристик, и диаграммы.
15 руб.
Расчет режима резания при фрезеровании
Администратор
: 27 мая 2006
Лабораторная работа №12
Цель работы: Изучить методику назначения режима резания по таблицам нормативов. Ознакомиться и приобрести навыки работы с нормативами.
Механика жидкости и газа СПбГАСУ 2014 Задача 8 Вариант 41
Z24
: 1 января 2026
Из бачка I вода подается при постоянном уровне через цилиндрический насадок диаметром d1 = (0,3 + 0,02·y) м в емкость, разделенную на два отсека: II и III. В перегородке есть прямоугольное отверстие размерами a = (0,4 + 0,02·y) м, b = (0,2 + 0,01·z) м. Полный напор над центром тяжести наружного отверстия диаметром d2 = (0,4 + 0,01·z) м H = (4,0 + 0,1·y) м.
Определить расход Q и высоты уровней воды в отсеках II и III, т. е. h1, h2, h3 (рис. 8).
220 руб.
Программирование графических процессоров. Вариант 5
Zla
: 29 марта 2022
Задание 1. Дана спецификация графического процессора:
1. Максимальное число варпов на мультипроцессор:32
2. Максимальное число блоков на мультипроцессор:16
3. Максимальное количество 32-х битных регистров на мультипроцессор: 65536
4. Максимальное количество 32-х битных регистров на блок: 65536
5. Максимальное количество 32-х битных регистров на нить: 255
6. Размер разделяемой памяти мультипроцессора (байт): 65536
7. Размер разделяемой памяти блока (байт): 49152
Параметры запускаемой программы:
1
650 руб.